广告招募

当前位置:全球装备网 > 技术中心 > 所有分类

晶振位于线路板边缘会带来哪些隐患?

2023年06月06日 10:22:57      来源:深圳市晶诺威科技有限公司 >> 进入该公司展台      阅读量:57

分享:

如果晶振布置在了线路板边缘,当产品放置于辐射发射的测试环境中时,被测产品的高速器件与实验室中参考地会形成一定的容性耦合,产生寄生电容,导致出现共模辐射,寄生电容越大,共模辐射越强;而寄生电容实质就是晶体与参考地之间的电场分布,当两者之间电压恒定时,两者之间电场分布越多,两者之间电场强度就越大,寄生电容也会越大。

晶振在PCB边缘与在PCB中间时电场分布如下:

晶振位于线路板边缘会带来哪些隐患?

从图中可以看出,当晶振布置在PCB中间,或离PCB边缘较远时,由于PCB中工作地(GND)平面的存在,使大部分的电场控制在晶振与工作地之间,即在PCB内部,分布到参考接地板的电场大大减小,导致辐射发射就降低了。

PCB针对晶振布线建议

鉴于高速的印制线或器件与参考接地板之间的容性耦合,会产生EMI问题,敏感印制线或器件布置在PCB边缘会产生抗扰度问题。 如果设计中由于其他一些原因一定要布置在PCB边缘,那么可以在印制线边上再布一根工作地线,并多增加过孔将此工作地线与工作地平面相连。

将晶振内移,使其距离PCB边缘至少1cm以上,并在PCB表层离晶振1cm的范围内敷铜,同时把表层的铜通过过孔与PCB地平面相连。

了解更多晶振相关资讯,请点击晶诺威以下链接:

  • 如何减少辐射对时钟信号的干扰?
  • 如何降低电磁对晶振时钟信号的干扰
  • 晶振频率受干扰的不良现象和解决方案
  • PCB晶振布线抗干扰(EMI)设计介绍
  • 为何说提供时钟信号的晶振是数字电路的心脏?
  • PCB设计中晶振时钟信号电路介绍
  • 晶振PCB正确布线需要哪些注意事项?
  • 从软件角度看晶振的作用及MCU工作流程
  • EMC测试项目及电磁波对晶振的影响
  • 晶振受电磁干扰的解决方案
  • 晶振到芯片的距离为何越近越好?
  • 如何选择高品质晶振生产厂家?
  • 晶振振荡电路中负性阻抗到底是什么?
  • 你对晶振的激励功率了解有多少?
  • 晶振的激励功率怎么设定
  • 有源晶振的输出波形分类和应用介绍
  • 晶振输出波形和电路形式介绍
  • 有源晶振电路设计:如何降低噪音
  • 振荡电路的工作原理介绍
版权与免责声明:
1.凡本网注明"来源:全球装备网"的所有作品,版权均属于全球装备网,转载请必须注明全球装备网。违反者本网将追究相关法律责任。
2.企业发布的公司新闻、技术文章、资料下载等内容,如涉及侵权、违规遭投诉的,一律由发布企业自行承担责任,本网有权删除内容并追溯责任。
3.本网转载并注明自其它来源的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品来源,并自负版权等法律责任。 4.如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系。