IC静电放电测试之I/O Pin
2025年01月01日 14:35:53
来源：东莞市众升仪器有限公司 >> 进入该公司展台
阅读量：38
IC静电放电测试之I/O Pin
集成电路芯片的静电放电测试，详细的可以分为对I/O Pin静电测试、Pin-to-Pin静电测试、VDD-to-VSS静电测试和Analog Pin静电测试，本文着重讲下I/O Pin静电测试：
靜電的累積可能是正的或負的電荷，因此靜電放電測試對同一IC腳而言是具有正與負兩種極性。對每一I/O (Input or Output) Pin而言，HBM與MM靜電放電對IC的放電，有下列四種ESD測試組合，其等效電路示意圖如圖3.1-1所示。
1. PS-mode:VSS腳接地，正的ESD電壓出現在該I/O腳對VSS腳放電，此時VDD與其他腳皆浮接；
2. NS-mode:VSS腳接地，負的ESD電壓出現在該I/O腳對VSS腳放電，此時VDD與其他腳皆浮接；
3. PD-mode:VDD腳接地，正的ESD電壓出現在該I/O腳對VDD腳放電，此時VSS與其他腳皆浮接；
4. ND-mode:VDD腳接地，負的ESD電壓出現在該I/O腳對VDD腳放電，此時VDD與其他腳浮接。
如想了解静电放电发生器的详细资料，可点击链接：/ProductShow.asp。
版权与免责声明：
1.凡本网注明"来源：全球装备网"的所有作品，版权均属于全球装备网，转载请必须注明全球装备网。违反者本网将追究相关法律责任。
2.企业发布的公司新闻、技术文章、资料下载等内容，如涉及侵权、违规遭投诉的，一律由发布企业自行承担责任，本网有权删除内容并追溯责任。
3.本网转载并注明自其它来源的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品来源，并自负版权等法律责任。
4.如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系。
